

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-244697

(43)Date of publication of application : 02.09.1994

(51)Int.Cl.

H03K 17/30

H03K 17/693

(21)Application number : 05-006164

(71)Applicant : SEIKO INSTR INC

(22)Date of filing : 18.01.1993

(72)Inventor : SHIMODA SADAYUKI

(30)Priority

Priority number : 04288675

Priority date : 27.10.1992

Priority country : JP

04340262

21.12.1992


JP

(54) SWITCH CIRCUIT

(57)Abstract:

PURPOSE: To provide a switch circuit which reduces a chip area and supplies a stable voltage.

CONSTITUTION: This switch circuit selectively outputs either the voltage of an input terminal 1 or 2 through respective switching transistors 9 and 6 from an output terminal 5. In order to selectively output the voltage, the voltage of the input terminal 1 is detected by a voltage detector 7, and either of the switching transistor 9 and 6 is turned on. Further, the voltage of the output terminal 5 is constituted to be controlled by a voltage control circuit 8. That is, output of the voltage control circuit 8 is connected to the gate electrode of the switching transistor 9. Since the gate voltage of the switching transistor is controlled by the voltage control circuit 8, the stable voltage can be provided as the output. Further, since the voltage control circuit is driven by a low current, the chip size can be reduced.



LEGAL STATUS

[Date of request for examination]

12.12.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2973063

[Date of registration]

03.09.1999

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-244697

(43)公開日 平成6年(1994)9月2日

(51)Int.Cl.⁵

H 0 3 K 17/30
17/693

識別記号

庁内整理番号

K 9184-5 J
D 7436-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数 3 O L (全 7 頁)

(21)出願番号 特願平5-6164

(22)出願日 平成5年(1993)1月18日

(31)優先権主張番号 特願平4-288675

(32)優先日 平4(1992)10月27日

(33)優先権主張国 日本(J P)

(31)優先権主張番号 特願平4-340262

(32)優先日 平4(1992)12月21日

(33)優先権主張国 日本(J P)

(71)出願人 000002325

セイコー電子工業株式会社

東京都江東区亀戸6丁目31番1号

(72)発明者 下田 貞之

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式会社内

(74)代理人 弁理士 林 敬之助


(54)【発明の名称】 スイッチ回路

(57)【要約】

【目的】 チップ面積の小さく、安定した電圧を供給するスイッチ回路を実現する。

【構成】 入力端子1あるいは入力端子2のいずれか一方の電圧を、各々のスイッチトランジスタ9、6を介して選択的に出力端子5から出力するスイッチ回路である。選択的に出力するために、入力端子1の電圧を電圧検出器7で検出し、いずれか一方のスイッチトランジスタ9又は6をON状態にする。さらに、出力端子5の電圧が電圧制御回路8により制御される構成になっている。即ち、電圧制御回路8の出力がスイッチトランジスタ9のゲート電極に接続して制御する構成になっている。

【効果】 出力を電圧制御回路8によりスイッチングトランジスタのゲート電圧を制御することにより、安定した電圧を得ることができる。また、低電流駆動の電圧制御回路構成とすることによりチップサイズの縮小が可能になる。



【特許請求の範囲】

【請求項1】 複数の入力端子から入力されるいずれか一つの入力電圧を出力端子から出力するスイッチ回路において、前記入力端子と前記出力端子との間に挿入されたスイッチング手段と、前記入力端子の入力電圧の大きさを検出する入力電圧検出手段と、前記入力電圧検出手段の出力信号により、前記スイッチング手段のいずれか一つを選択的に導通させる選択手段と、基準電圧と前記出力端子からの出力の分割電圧とを入力信号とする誤差増幅器とから成るとともに、前記誤差増幅器の出力信号により前記スイッチング手段の導通状態を制御することを特徴とするスイッチ回路。

【請求項2】 前記入力電圧検出手段と前記出力端子の出力電圧の大きさを検出する出力電圧検出手段の各々の出力信号を用いて、前記出力端子の出力電圧状態を知らせるための信号を出力する出力状態発信回路を設けたことを特徴とする請求項1記載のスイッチ回路。

【請求項3】 複数の入力端子から入力されるいずれか一つの入力電圧を出力端子から出力するスイッチ回路において、前記入力端子のうちの一つの入力電圧の大きさを検出する第1の入力電圧検出手段と前記入力端子のうちの他の入力電圧の大きさを検出する第2の電圧検出手段とからなるとともに、第1の入力電圧検出手段における出力信号で第2の電圧検出手段の動作を制御する手段を具備したことを特徴とするスイッチ回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、モノリシックIC化されたスイッチ回路に関するものである。

【0002】

【従来の技術】従来のスイッチ回路の回路図を図2に示す。図は、入力端子の電圧検出器7の出力を、入力電圧の切り換えに使用するとともに、マイコンを負荷としたときのインタラプト信号としても使用する場合の回路図である。

【0003】はじめに、説明の簡単化のためにインタラプト信号を発しないときのスイッチ回路の動作について説明する。入力端子1と2には、それぞれ異なる V_1 、 V_2 が入力される。入力端子1は電圧制御回路（ボルテージレギュレータ）3とスイッチトランジスタ4を通して、出力端子5に接続され、他方の入力端子2はスイッチトランジスタ6を通して、やはり出力端子6に接続されている。またスイッチトランジスタ4と6は選択的に切り換わるが、この切り換えは電圧検出器7によって行われる。例えば、入力端子1と2にそれぞれ電圧 V_1 、 V_2 が印加され、電圧 V_1 が電圧検出器7を動作させ、その出力がスイッチトランジスタ4をON、スイッチトランジスタ6をOFFさせれば、電圧端子5には電圧制御回路3によって定電圧化された電圧が出力される。逆に電圧 V_1 がある電圧以下に降下すると、電圧検出器7

の出力が反転し、スイッチトランジスタ4をOFF、スイッチトランジスタ6をONさせ、その結果、出力端子5には電圧 V_2 が出力される。即ち、入力電圧の変動に対して安定な電圧が出力端子から供給される。この出力端子からの出力でマイコン等のシステムを安定動作させるスイッチ回路である。

【0004】次に、電圧検出器7の出力信号を負荷であるマイコンに対するインタラプト信号として使用する場合を説明する。即ち、ツインクロックモードのマイコンでは、ハイクロックとロークロックモードをこのインタラプト信号により切り換えるが、この切り換えは入力端子1の電圧が上昇し、電圧検出器7の出力が反転することにより切り換わる。電圧の上昇と同時に電圧検出器7の出力は反転し、これによりトランジスタ4はONし、トランジスタ6はOFFし、出力端子5に入力端子1の電圧が現れる。同時に、電圧検出器の出力は信号出力端子17からも出力し、インタラプト信号としてマイコン側へ供給される。

【0005】

【発明が解決しようとする課題】しかし、従来例では次のような欠点がある。すなわち、電圧制御回路の出力には、安定化された一定電圧が取り出されるが、スイッチトランジスタ4を通すことによって、該トランジスタのON抵抗分だけ電圧降下した電圧が出力端子5に出力される。この電圧降下は、負荷であるマイコン等の消費電流の変動にともなうスイッチトランジスタ4に流れる電流量によって、また該トランジスタのON抵抗値によって変動することになり、必ずしも一定の電圧が出力端子5から取り出せるわけではない。またスイッチトランジスタ4に流れる電流が数十mAと大きい場合には、モノリシックIC上に形成されるスイッチトランジスタ4の面積は大きくなり、ICチップのコストを増大させる要因になる。

【0006】また出力端子5にマイコン等が負荷として接続された場合に、電圧検出器7の出力信号は、負荷への電圧状態発信信号として、具体的には、該マイコンへのインタラプト信号として使用する。すなわち、ツインクロックモードのマイコンでは、ハイクロックモードとロークロックモードをこのインタラプト信号により切り換えるが、入力端子1の電圧が上昇し、電圧検出器7の出力が反転することによりマイコンは、ハイクロックモードに切り換わる。それと同時にトランジスタ4はONし、トランジスタ6はOFFし、出力端子5には入力端子1の電圧が現れる。しかし、出力端子5に少なくとも実効的に存在するコンデンサ37により出力端子5の電圧上昇は、入力端子1に比較してその時定数が長くなる。したがって、出力端子5に負荷として接続されているマイコンに十分な電圧が印加されないうちにハイクロックモードに切り換わってしまう。この結果、負荷であるマイコン等は暴走してしまう。

【0007】そこで、この発明の目的は従来のこのような課題を解決するため、出力電圧の安定化とチップ面積を小さくすることにより低コスト化と、マイコンの暴走防止にある。

【0008】

【課題を解決するための手段】上記課題を解決するために、本発明は、スイッチング手段として設けられたスイッチトランジスタに流れる電流量もしくは、該ON抵抗値が変動しようとも出力端子5には、常に一定の制御された電圧を高精度に取り出せるように、出力端子の出力の変動をスイッチトランジスタのON状態にフィードバックする構成にするとともに、ICチップ面積の縮小のためには、フィードバックのために設けた電圧制御回路をスイッチングトランジスタのゲート電極の電圧を制御する回路として形成し、電圧制御回路のトランジスタを小面積で構成するものである。

【0009】また、本発明は、出力状態発信回路により入力電圧検出器7の出力を制御した。即ち、出力端子5の電圧を別に設けた電圧検出器によりモニターし、該電圧検出器の出力が反転した時に、電圧検出器7の出力を反転させ、出力端子5の電圧がハイクロックモードでマイコンが動作できうる最低動作電圧になるまで電圧検出器7の出力を禁止させるものである。また同時に該電圧検出器7の出力を利用して、入力端子2に接続された電圧検出器16の消費電流を切断し、低消費電流なスイッチ回路を構成するものである。

【0010】

【作用】本発明のスイッチ回路は、電圧制御回路にスイッチングトランジスタのゲート電圧へのスイッチ機能を持たせたため、電圧制御回路の電流駆動能力を少なく、即ち、小さい面積の電圧制御回路で実現できるとともに、フィードバック回路により高精度に制御された電圧が直接出力端子に出力される。

【0011】また出力端子5に別の電圧検出器を設けているため、常時出力端子5の電圧値を監視することができる。この結果、出力端子5の電圧がマイコンの暴走電圧以上に上昇したことを検知して、第1の入力電圧検出手段である電圧検出器7の出力を反転させることにより暴走を防ぐことができる。また、電圧検出器7の出力を使用して、入力端子2に接続された第2の入力電圧検出手段である電圧検出器16の消費電流を別に設けたトランジスタに該出力信号を与えることによって、切断できる。

【0012】

【実施例】（実施例1）本発明の入力端子が2つの場合のスイッチ回路の回路図を図1に示す。入力端子1は入力電圧の電圧検出手段として電圧検出器7によってその電圧をモニターされている。入力端子1と出力端子5の間には、電圧制御回路8の出力によって制御されるスイッチング手段であるスイッチングトランジスタ9が設け

られ、入力端子2と出力端子5の間にはスイッチトランジスタ6が設けられている。出力端子5には、その電圧を分割するための抵抗群10が接続され、該抵抗群の接続点と、誤差増幅器11の正入力端子が接続され、誤差増幅器11の負入力端子には基準電圧が接続されている。電圧制御回路8となる誤差増幅器11の出力は、前記トランジスタ9のゲートに接続することにより導通状態を制御している。また該誤差増幅器11の正電源は、差動増幅器11の電源供給手段である入力端子1と入力端子2をそれぞれアノードとし、カソードを互いに接続したダイオード12、13の接続点から供給されている。

【0013】さらに、トランジスタ9又はスイッチングトランジスタ6のいずれか一つを導通するための選択手段として、即ち、選択制御回路として電圧制御回路8が動作している。さらに、電圧制御回路8は、出力電圧を一定に制御する機能も有している。該ダイオード間の接続点とトランジスタ9のゲート間にはトランジスタ14が接続され、該トランジスタのゲートは、電圧検出器7の出力端子と、スイッチトランジスタ6のゲートに接続されている。

【0014】次に、回路の動作を説明する。入力端子1に入力される電圧を V_1 とし、入力端子2に入力される電圧を V_2 とする。 V_1 電圧が上昇し、その電圧が電圧検出器7の設定された電圧を越えると該出力端子の出力は高電圧レベルになる。その結果、スイッチトランジスタ6はOFFし、トランジスタ9と抵抗群10と誤差増幅器11とトランジスタ14からなる電圧制御回路8はボルテージレギュレータとして動作することにより、出力端子5には安定化された一定の電圧が出力される。

【0015】本発明の特徴は、電圧制御回路8はスイッチング手段であるトランジスタ9のゲート電圧を制御している。従って、電圧制御回路8の電流駆動能力は小さくてすむ。即ち、電圧制御回路8の面積を小さくできる。さらに、出力端子5の電圧が基準電圧18に対して一定になるように、誤差増幅器11を介してトランジスタ9のゲート電極にフィードバックしている。この時誤差増幅器11の正電源に現れる電圧は、ダイオード12、13の接続点から供給しているのでスイッチ動作にかかわらず、 V_1 と V_2 電圧のどちらか高い電圧となる。従って、誤差増幅器11はスイッチ動作及び負荷変動にかかわらず安定動作する。逆に入力端子1の電圧 V_1 が降下し、電圧検出器7の出力端子の出力が低電圧レベルに反転すると、スイッチトランジスタ6はONする。

【0016】一方、トランジスタ9は、トランジスタ14がONし、該トランジスタ9のゲートが高電圧レベルになるためOFFする。したがって、出力端子5には入力端子2の電圧 V_2 が出力される。トランジスタ14を用いてトランジスタ9をOFFしたが、電圧検出器7の

出力が低電圧を反転したときに、誤差増幅器11からの信号が直接高電圧レベルになるようにしてもよい。

【0017】上記実施例では、電圧検出器7は入力端子1の電圧V₁をモニターしているが、この電圧検出器7の目的は2つの入力電圧の切り換えタイミングを提供する選択手段を与えるものであり、必ずしも入力端子1をモニターしなければならないということはない。場合によっては入力端子2をモニターしても良く、または2つの電圧を比較するようなモニター方法でも良い。

【0018】また、スイッチング手段又は選択手段は、上記実施例以外の構成からも本発明は適用できる。上記構成素子は全てモノリシックIC上に形成することが可能であり、とりわけダイオード12、13はショットキーダイオード素子を用いることも可能である。

【0019】本発明のスイッチ回路の3つ以上の電圧切り換え回路図を図3に示す。入力端子1には電圧検出器7が接続され、入力端子1の電圧を検出し、その出力信号を電圧制御回路8とインバータ26を介して、NANDゲート23、24の一方の入力端子に供給している。入力端子1を入力する電圧制御回路8の出力は、スイッチングトランジスタ9のゲート電極に接続して、その導通状態を制御している。出力端子5には、トランジスタ6、9、27を介して、入力端子1、2、22にそれぞれ接続されている。また入力端子2には、電圧検出器16が接続され、その電圧を検出し、出力信号をNANDゲート23の他方の入力端子及びインバータ25を介して、NANDゲート24の他方の入力端子に接続されている。NANDゲート23と24の出力は、それぞれトランジスタ6と27のゲートに接続されている。

【0020】次に、回路の動作を説明する。入力端子1には主電源が接続され、入力端子2には、1次電池等の副電源、入力端子22には、2次電池等の他の副電源が外部より接続される。主電源の電圧が上昇し、電圧検出器7の出力が低電圧レベルから高電圧レベルに反転すると電圧制御回路によりトランジスタ9はONし、トランジスタ6と27は、インバータ26とNAND回路23、24を介してOFFする。この結果、出力端子5には主電源の電圧が電圧制御回路8によりレギュレートされ、一定電圧が出力される。逆に主電源が下降した場合には、電圧検出器7の出力が高電圧レベルから低電圧レベルに反転し、電圧制御回路8によりトランジスタ9がOFFする。さらに、インバータ26とNAND回路23、24により、トランジスタ6と27のどちらかのトランジスタがONする。この結果、出力端子5にはONしたトランジスタを通して、2つの副電源のうちのどちらかの電圧が出力される。この時、出力される電圧は電圧検出器16とインバータ25及びNAND回路23、24により決まる。

【0021】今、入力端子2に入力されている1次電池の副電源が、電圧検出器16により設定された電圧値より

り高い場合には、電圧検出器16の出力は、高電圧レベルにある。したがって、インバータ25とNAND回路23、24により、トランジスタがONし、トランジスタ27はOFFする。この結果、出力端子5には、1次電池の副電源電圧が出力される。逆に、1次電池の副電源電圧が電圧検出器16により設定された電圧値より低い場合には、電圧検出器16の出力は低電圧レベルになる。したがって、トランジスタ6はOFFしトランジスタ27はONする。この時、出力端子5には入力端子22に入力されている2次電池の副電源電圧が出力される。

【0022】電圧検出器7の検出電圧は、出力端子5に接続される負荷、例えばマイコンの最低動作電源電圧以上に設定される。マイコンが3V±10%で動作するならば、2.7V以上となる。また電圧検出器16の検出電圧は、出力端子5に接続される負荷、例えばSRAMの最低記憶保持電圧以上に設定される。通常は2V以上である。本実施例ではトランジスタ6と27にPチャンネルトランジスタを用いているか、主電源、副電源の電圧が負電圧であるならばNチャンネルトランジスタを用いても良い。また、本実施例では、1次電池の副電源と2次電池の副電源の切り換えを電圧検出器16を用いて行ったが、コンパレータ（電圧比較器）を用いて、1次電池の副電源と2次電池の副電源の電圧値を比較し、1次電池の副電源の電圧値が2次電池の副電源の電圧値よりも低くなった場合に該コンパレータの出力が反転することを利用してトランジスタ6と27のON、OFFを切り換えても良い。

【0023】また、本実施例でのトランジスタ6と27のPチャンネルトランジスタの各基板はフローティングにしてあるが、トランジスタ6と27においては、該基板を出力端子5側の一方のトランジスタ電極に接続しても良い。また入力端子22に副電源として2次電池を接続する場合には、トランジスタ27の基板を入力端子22側の一方のトランジスタ電極に接続しても良い。

【0024】図3の実施例においては、3つの入力端子からの入力電圧のいずれか1つ出力端子へ各々のスイッチングトランジスタ6、9、27を介して行っている。これらの3つスイッチングトランジスタの導通状態を設定している選択手段は、各々の電圧検出器7、16の出力によって制御されている。特に、本実施例のように入力電圧が3つ以上の場合には、少なくとも2つの入力端子に対してその入力電圧の各々の電圧を検出するための複数の電圧検出器を設け、その複数の電圧検出器の出力電圧によって各々のスイッチング手段であるスイッチングトランジスタの導通状態を制御する選択手段が必要になる。選択手段としては、図3のように各々の電圧検出器の所望の検出電圧に対して順次、入力端子1から入力端子22の入力電圧へ選択する方法が考えられる。図3に示すように、選択手段を含む選択制御回路は電圧制御回

路8、NAND回路23、24及びインバータ25、26の結線により構成されている。選択制御回路のNAND回路23、24及びインバータ25、26との結線による構成が選択手段のために設けられている。

【0025】（実施例2）本発明の他のスイッチ回路の回路図を図4に示す。本実施例においては、マイコンへのインタラプト信号として、出力状態発信回路の出力を信号出力端子17より出力する。入力端子1には、第1の入力電圧検出回路として電圧検出器7の抵抗群が接続され、入力端子1の電圧値を検出している。入力端子1は、トランジスタ9を通して出力端子5に接続され、さらにトランジスタ6を介して入力端子2に接続されている。出力端子5には、電圧検出器15の抵抗群が接続され出力端子5の電圧値を検出している。また入力端子2には、第2の入力電圧検出回路として電圧検出器16の抵抗群がトランジスタ19を介して接続され、入力端子2の電圧値を検出している。電圧検出器7と電圧検出器15との出力は、ラッチ回路28に入力されて、信号出力端子17から出力される。

【0026】さらに電圧検出器7の出力は電圧検出器16のコンパレータの電源ラインの一部に挿入されているトランジスタ20のゲートに入力されている。トランジスタ8とトランジスタ6のゲートには、図1と同様に電圧制御回路8の出力と、電圧検出器7の出力がそれぞれ接続されている。出力状態発信回路は、ラッチ回路28とインバータ29とから構成されている。出力状態発信回路は、ラッチ回路28に電圧検出器7及び15の各々の出力が入力され、インバータ29の出力からインタラプト信号を出す。即ち、インバータ29の出力が信号出力端子17となっている。

【0027】次に、回路の動作を説明する。入力端子1には主電源が接続され、入力端子2には副電源が接続される。出力端子5には、電圧制御回路8の信号に応じて主電源の電圧か副電源の電圧かのいずれか一方の選択的に電圧が出力される。例えば、電圧制御回路8の信号がトランジスタ9をONさせ、トランジスタ6をOFFさせるものであれば、主電源の電圧が出力端子5に現れる。逆の場合には、副電源の電圧が出力端子5に現れる。

【0028】今、主電源の電圧が上昇し、トランジスタ9がONし、トランジスタ6がOFFした場合を考える。電圧検出器7は主電源が、例えば4V程度に上昇した時にその出力を高電圧レベルに反転させる。また電圧検出器15は、出力端子5の電圧が3V程度に上昇した時にその出力を低電圧レベルに反転させるものとする。主電源が入力端子1に印加されると入力端子1の電圧は急速に上昇するが、出力端子5の電圧はトランジスタ9と出力端子5に付加されたコンデンサ37により構成される時定数回路により、入力端子1の電圧上昇に対して緩慢である。

【0029】このような場合では電圧検出器7の出力変

化は、電圧検出器15の出力変化に先んじて起こるが出力状態発信回路の一部であるラッチ回路のために信号出力端子17は低電圧レベルを維持したままである。即ち、出力がまだ低電圧であるため、その状態を発信している。その後トランジスタ9のON抵抗とコンデンサ37による時定数で出力端子5の電圧が3V程度まで上昇すれば、電圧検出器15の出力が低電圧レベルに反転するため、この時点で信号出力端子17の出力が高電圧レベルに反転する。即ち、出力端子5に3V以上の電圧になった後に、信号出力端子17から出力状態が高電圧になったことを知らせる信号を出す。

【0030】逆に主電源電圧が降下する場合には、電圧検出器7は4V近辺で、電圧検出器15に先んじて低電圧レベルに反転するため、信号出力端子17は、その時点で低電圧レベルに反転する。電圧検出器7の出力反転電圧は、抵抗群の一端が接続されている電圧が入力端子2に入力される副電源電圧以上が電圧制御回路の出力電圧の0.5～2.5V程度の高い電圧に設定されることが望ましく、電圧検出器15の出力反転電圧は、マイコンが暴走してしまう電圧の上限値以上に設定されることが望ましい。

【0031】さらに副電源電圧を検出している電圧検出器の抵抗群の一部に挿入されたトランジスタ19のゲートには、電圧検出器7の出力の反転信号が入力されているために、入力端子1に印加されている主電源の電圧が上昇し電圧検出器7の出力が高電圧レベルに反転するとトランジスタ19はONし、抵抗群の中間点に電圧が発生する。さらに電圧検出器16内のコンパレータは、トランジスタ19がONするため電源が供給され、その動作を開始する。この状態において電圧検出器16は、副電源の電圧をモニターし、副電源の電圧降下に対して、その出力を反転させることによって副電源の残電圧を周辺回路に信号出力端子21を介して伝達することができる。逆に電圧検出器16の出力が低電圧レベルになった時には、電圧検出器16の回路電流は切断されるため、その機能を停止する。一般に副電源として、1次もしくは2次のリチウム電池が広く用いられており、従って電圧検出器16の反転電圧は2.4V～2.8Vの間に設定されるのが望ましい。

【0032】また本実施例では、電源検出器16の回路電流切断手段をトランジスタ19とトランジスタ20を用いて説明したが、目的は主電源の電圧が一定電圧以下に降下した場合に電圧検出器の回路電流を切断することであり、これを実現するものであれば、他の切断方法を用いても良い。また本実施例では電圧検出器の構成を抵抗群と基準電圧18とコンパレータで表記したが、その回路構成はこれに限られるものではなく基本的には、ある任意の電圧を検出できるものならば使用できる。さらに各電圧検出器及びラッチ回路、インバータの正電源は、主電源または副電源のどちらから供給されても良

い。または、主電源と副電源をそれぞれアノードに接続した2つのダイオードを用いて、該ダイオードのカソードを互いに接続した該接続点を正電源として、上記各電圧検出器及びラッチ回路、インバータの全て、もしくはその一部の回路に電圧を供給しても良い。また、3つ以上の電圧を切り換えて1つの出力端子の電圧を出力するような場合にも本発明は適用できる。

【0033】また、出力状態発信回路は、ラッチ回路とインバータ以外の回路でも構成できる。重要な機能は出力端子5の出力に応じて出力状態を知らせることにある。しかし、出力の電圧検出回路である電圧検出器15の信号だけを用いると負荷の変動によってインタラプト信号は不安定になってしまう。そのために、入力電圧検出回路と出力電圧検出回路の両方の出力でインタラプト信号を出力状態発信回路により発生することにより、入力又は出力の変動を直接受けない安定したインタラプト信号、即ち、出力状態発信信号を発生できる。

【0034】

【発明の効果】以上述べたように本発明によれば、2つ以上の入力電圧を切り換えて出力端子に一方の電圧を出力するようなスイッチ回路において、電圧制御回路としてスイッチングトランジスタのゲート電極を介してスイ

* ッチ機能を持たせることによって、モノリシックIC上に形成された該スイッチ回路のチップ面積を大幅に縮小することができ、安価なスイッチ回路を提供できるという効果がある。

【図面の簡単な説明】

【図1】本発明のスイッチ回路図である。

【図2】従来のスイッチ回路図である。

【図3】本発明の他の実施例のスイッチ回路図である。

【図4】本発明の他の実施例のスイッチ回路図である。

10 【符号の説明】

1、2、22 入力端子

5 出力端子

6、9、19、20、27 トランジスタ

7、15、16 電圧検出回路

8 電圧制御回路

17、21 信号出力端子

18 基準電圧


23、24 NAND回路

25、26 インバータ


37 コンデンサ

21 信号出力端子


【図1】



【図2】



【図3】



【図4】

